PATENT ABSTRACTS OF JAPAN

(11) Publication number:

62-265812

(43) Date of publication of application: 18.11.1987

(51)Int.Cl.

H03K 3/356

(21)Application number : 61-111319

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

13.05.1986

(72)Inventor: TERADA YASUSHI

NAKAYAMA TAKESHI KOBAYASHI KAZUO

NOGUCHI KENJI


(54) LATCH CIRCUIT

(57)Abstract:

occupied area and power consumption by using only an enhancement n-channel MOS transistor (TR) and a capacitor so as to constitute a latch circuit.

CONSTITUTION: When a signal of H level is sent to a signal line 10 and a latch signal DL goes to B, the capacitor 33 is charged by MOS TRS 31, 32 in the onstate, a MOS TR 35 is turned on by the charging potential of the capacitor to send a signal of a power potential level to the other conducting terminal of the MOS TR 31. Thus, the H level signal on the signal line is being charged to H level via the MOS TR 31. When a reset signal RS goes to H level, the charging potential of the capacitor 33 is discharged through the MOS TR 34

PURPOSE: To reduce the number of circuit elements,



to turn off the MOS TR 35. On the other hand, the connecting potential of the MOS TRs 31, 32 is discharged via the MOS TR 36 and goes to L level.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19日本国特許庁(JP)

⑪特許出願公開

四公開特許公報(A) 昭62-265812

Int Cl.4

識別記号

庁内整理番号 Z-8626-5J 磁公開 昭和62年(1987)11月18日

(全6頁)

H 83 K 3/356

8626-5J 審査請求 未請求 発明の数 1

公発明の名称 ラッチ回路

②特 顧 昭61-111319

@出 頤 昭61(1986)5月13日

⁶⁰発明者 寺田 康

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

⑩発 明 者 中 山 武 志

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

⑫発 明 者 小 林 和 男

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

@発明者 野口 健二

伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所

内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

②代 理 人 弁理士 大岩 増雄

外2名

明 細 書

1. 発明の名称

ラッチ回路

2. 特許請求の範囲

(1) データ信号線上に現われた信号電位を、 データラッチ動作のタイミングを与えるラッチ信 号に応答してラッチし、かつラッチ動作終了を示 すためのリセット信号によりリセットされるラッ チ密路であって、

前記データ信号線にその一方導通端子が接続され、そのゲートが前記ラッチ信号に結合される第 1のMOSトランジスタと、

前記第1のMOSトランジスタの他方導通端子にその一方導通端子が接続され、そのゲートが前記データ信号線に接続される第2のMOSトランジスタと、

前記第2のMOSトランジスタの他方導通端子にその一方導通端子が接続され、そのゲートが前記リセット信号に結合され、その他方導通端子が接地電位に結合される第3のMOSトランジスタ

Ł,

前記第2のMOSトランジスタの前記他方導通端 子にその一方電極が接続され、その他方導通電極 が接地電位に接続される容量と、

前記容量の一方電極および前記第2のMOSトランジスタの前記他方導通端子にそのゲートが接続され、その一方導通端子が電源電位に結合され、その他方導通端子が前記第1のMOSトランジスタの他方導通端子に接続される第4のMOSトランジスタと、

前記第4のMOSトランジスタの他方導通端子にその一方導通端子が接続され、そのゲートが前記リセット信号に結合され、その他方導通端子が接地地位に接続される第5のMOSトランジスタとを備えるラッチ回路。

- (2) 前記第1. 第2, 第3, 第4 および第5のMOSトランジスタはエンハンスメント型 n チャネルMOSトランジスタである、特許論求の 範囲第1項記載のラッチ回路。
- 3. 発明の詳細な説明

[産業上の利用分野]

この発明はラッチ回路、特に半導体集積回路装置等において用いることのできる占有面積の小さなラッチ回路の構成に関する。

【従来の技術】

第2図は従来のラッチ回路の構成の一例を示す 図である。第2図において、従来のラッチ回路は、 CMOS構成の第1のインバータおよび第2のイ ンパータを含む。

第1のインパータは、pチャネルMOSトランジスタ2とnチャネルMOSトランジスタ3とにより構成される。pチャネルMOSトランジスタ2の一方導通端子はpチャネルMOSトランジスタスク1を介して電板電位Vooに結合される。第1のインパータの出力部(MOSトランジスタ2、3の接続点)はデータ信号線10に接続される。pチャネルMOSトランジスタ1のゲートはリセット動作のタイミングを与えるためのリセット信号RSに結合される。第1のインパータの出力部にはnチャネルMOSトランジスタ3と並列にn

次に動作について説明する。まずラッチ回路は リセット信号RSによりリセットされる。すなわ ちりセット信号RSが"H"になると、ロチャネ ルMOSトランジスタ1がオフ状態、nチャネル MOSトランジスタ4がオン状態となり、第1の インパータの出力部はMOSトランジスタ4を介 して『L』レベルとなる。第1のインパータの出 力信号はまた第2のインバータの入力部へ伝達さ れる。これによりpチャネルMOSトランジスタ 6がオン状態、nチャネルMOSトランジスタで がオフ状態となる。今ラッチ信号DLは"L"で あり、pチャネルMOSトランジスタ5はオン状 態、nチャネルMOSトランジスタ8はオフ状態 である。したがって、好2のインバークの出力部 はMOSトランジスタ5.6を介して電鉱地位V р р レベルの "H"レベルとなる。また第2のイ ンパータの出力部は第1のインパータの入力部へ 伝達される。これによりデータ信号線10上の地 位は"し"レベルに保持される。

次にラッチ償号DLが"H"となると、ラッチ

チャネルMOSトランジスタ4が接続される。M OSトランジスタものゲートにはリセット信号R Sが与えられる。第1のインパータの出力部は第 2のインパータの入力部すなわちMOSトランジ スタ6. 7のゲート電極に接続され、第1のCM OSインパータの入力部(MOSトラジスタ2. 3のゲート) はMOSトランジスタ 6. 7の接続 点(郊2のインパータの出力部)に接続される。 第2のインパータは相前接続されたpチャネルM OSトランジスタらとnチャネルMOSトランジ スタ7とから構成される。pチャネルMOSトラ ンジスタ6の一方導適端子はロチャネルMOSト ランジスタ 5 を介して電源電位 V o o に接続され る。 ロチャネルMOSトランジスタ5のゲートは データラッチの動作タイミングを与えるラッチ債 号DLに結合される。nチャネルMOSトランジ スタ1と並列に第2のインパータの出力部と接地 電位との間にnチャネルMOSトランジスタ 8が 设けられる。nチャネルMOSトランジスタ8の ゲートはラッチ信号DLに結合される。

回路がセットされ、『H" がラッチされる。すな わち、ラッチ信号DLの *H* に応答して、pチ ャネルMOSトランジスタ5がオフ状態、 n チャ ネルMOSトランジスタ 8 がオン状態となり、第 2のインパータの出力部は"L"レベルとなる。 この第2のインバータの出力部の『L*の信号は 第1のインバータの入力郎へ与えられる。これに よりロチャネルMOSトランジスタ2がオン状態、 n チャネルMOSトランジスタ 3 がオフ状態とな る。今、リセット信号RSは"し"レベルにあり、 pチャネルMOSトランジスタ1はオン状態、n チャネルMOSトランジスタもはオフ状態にある. ため、第1のインパータの出力部からは"H"の 信号が出力され、データ信号線10が『H』とな る。すなわち、信号嫁10上は"H"にラッチさ ns.

第3図は従来のラッチ回路の他の構成を示す図である。第3図においては、ラッチ回路は、エンハンスメント型nチャネルMOSトランジスタ21、23からなるフリップフロップを含む。すな

.

わち、nチャネルMOSトランジスタ21,23 はそのゲートおよびドレインが交き接続される。 n チャネルMOSトランジスタ21のドレインは 抵抗接続されたデプレション型MOSトランジス ・タ20を介して電飙電位Voo に接続される。 n チャネルMOSトランジスタ23のドレインは抵 抗接続されたデプレション型nチャネルMOSト ランジスタ22を介して電源電位Voo に接続さ れる。デプレション型nチャネルMOSトランジ スタ20、22は常時オン状態にあり、その電流 によりフリップフロップを高速に充電する。フリ ップフロップの出力(MOSトランジスタ23の ドレイン) はトランスファゲートとなるロチャネ ルMOSトランジスタ24を介してデータ信号線 10に接続される。 n チャネルMOSトランジス タ24はそのゲートにラッチ信号DLを受ける。 トランスファゲートとフリップフロップの出力と の間にはリセット信号RSに応答してオン・オフ しフリップフロップ出力を接地電位レベルにする (ラッチ回路をリセットする) ための n チャネル

i.

MOSトランジスタ25が設けられる。次に動作について説明する。まずリセット信号RSが『H』となって、ラッチ回路のリセットが行なわれる。このとき信号DLは『L』レベルにあり、 nチャネルMOSトランジスタ24はオフ状態にある。リセット信号RSが『H』になることにより、フリップフロップの入出力部すなわちMOSトランジスタ23のドレインの電位は挟地電位となる。このMOSトランジスタ23のドレインはMOSトランジスタ21はオフ状態となり、 MOSトランジスタ21はオフ状態となり、 MOSトランジスタ21のドレインが『H』となる。この状態によりラッチ回路のリセット動作が完了する。

次に、データ信号線 1 0 上に "H" の信号が伝達され、ラッチ信号 D L が "H" となると、 n チャネルM O S トランジスタ 2 4 がオン状態となり、信号線 1 0 上の "H" がフリップフロップの入出力部すなわち M O S トランジスタ 2 3 のドレインへ伝達される。これにより M O S トランジスタ 2

1 がオン状態となり、MOSトランジスタ 2 1 のドレインが "L"レベルとなり、応じてMOSトランジスタ 2 3 がオフ状態となる。これにより MOSトランジスタ 2 3 のドレインは "H"レベルにセットされる。信号DLが "L"レベルとなっても、信号線 1 0 とフリップフロップとが電気的に絶録されるため、MOSトランジスタ 2 3 のドレイン低位の "H"レベルは保持される。

[発明が解決しようとする問題点]

以上のように、従来のラッチ回路はロチャネルMOSトランジスタとロチャネルMOSトランジスタとロチャネルMOSトランジスタとを用いた構成またはデブレション型MOSトランジスタとを用いた回路構成となっている。

したがって、pチャネルMOSトランジスタと nチャネルMOSトランジスクとを用いた構成に おいてはその回路案子数が多くなり、回路の占有 面積が増大し、半導体集積回路のような後期な回 路に組み込むことが非常に困難となる。

また、デブレション型とエンハンスメント型の

MOSトランジスタを用いた場合、デブレション型MOSトランジスタを介して電流が流れるため、 消費電力が増大するという問題点がある。

それゆえこの発明の目的は、上述のような問題 点を除去し、回路素子数を低減することができ、 かつ電流(道流電流)が流れず消費電力を低減す ることができ、それにより半導体単級回路装置等 の微細な回路パターンにおいても容易に組み込む ことのできるラッチ回路を提供することである。 [問題点を解決するための手段]

この発明によるラッチ回路は、信号線にその一方導通端子が接続され、そのゲートにラッチ信号を受ける第1のエンハンスメント型MOSトランジスタの他方導通端子にその一方導通端子が接続され、そのゲートが信号線に接続される第2のエンハンスメント型MOSトランジスタの他方導通端子にその一方導通端子が接続され、その他方導通端子が接地電位に結合される第3のエンハン

スメント型MOSトランジスタと、第2のMOSトランジスタと第3のMOSトランジスタとの接続され、その他方電極が接続され、その他方電極が接地電位に接続される容量と、その一方導通端子が電極に接続される第4のエンハンスメント型MOSトランジスタと、第4のMOSトランジスタとの他方導通端子にその一方導通端子が接続され、そのゲートがリセット信号に結合され、その他カススメント型MOSトランジスタとで構成したものである。

さらに、第4のMOSトランジスタの他方導通 端子と第1のMOSトランジスタの他方導通端子 とが接続される。

[作用]

信号線に "H" の電位の信号が伝達されラッチ 信号が "H" になると、容量はオン状態の第1の MOSトランジスタおよび第2のMOSトランジ スタを介して充電され、第4のMOSトランジス

増子にその一方導通端子が接続され、そのゲート がリセット動作のタイミングを与えるリセット信 号RSに結合され、その他方導通端子が接地電位 に接続される第3のエンハンスメント型nチャネ ルMOSトランジスタ34と、その一方電極が第 2のMOSトランジスクの他方導通端子および第 3 の M O S トランジスタの一方導通端子および M OSトランジスタ35のゲートに接続され、その 他方磁艇が接地磁位に接続される容量33と、そ の一方導通端子が電板地位Voo に接続され、こ のゲートが容量33の一方電極に接続され、その 他方導通端子が第1のMOSトランジスタ31と 第2のMOSトランジスタ32の接続点に接続さ れる第4のエンハンスメント型爪チャネルMOS トランジスタ35と、その一方導通端子が第4の MOSトランジスタ35の他方導選端子に接続さ れ、そのゲートがリセット信号RSに結合され、 その他方導通端子が接地塩位に接続される第5の エンハンスメント型nチャネルMOSトランジス タ36とから構成される。MOSトランジスタ3 ・ タが容量の充電電位によりオン状態となって電源電位レベルの信号を第1のMOSトランジスタの他方導通端子へ伝達する。これにより信号線上の『H』レベルの信号は第1のMOSトランジスタを介して『H』レベルに充地され続ける。これにより信号線上の信号単位が営気的にフローティング状態となった場合に、信号線は『H』レベルに保持される。

[発明の実施例]

第1図はこの発明の一実施例であるラッチ回路の構成を示す回路図である。第1図において、この発明によるラッチ回路は、信号線10にその一方導通端子が接続され、そのゲートがラッチ動作のタイミングを与えるラッチ信号DLに結合される第1のエンハンスメント型ロチャネルMOSトランジスタ31と、その一方導通端子に接続される第2のエンハンスメント型ロチャネルMOSトランジスタ32の他方導通

2 は、容量33が充電された後、信号線10の電位が "L"のときに信号DLが "H"となったとき、容量33の充電電位が "L"の信号線10へ放電されるのを防止する機能を有する。

次に動作について説明する。まずリセット信号 RSが "H" となることによりラッチ回路がりセ ットされる。すなわち、MOSトランジスタ34. 3 6 がオン状態となり、容量 3 3 の一方地極地位 が完全に放電されるとともにMOSトランジスタ 3·1. 3 2 の接続点の電位も "L" レベルにされ る。次に信号線10上の信号電位が"H"レベル になると、ラッチ信号Dしが図示しない手段によ り"H"レベルになり、ラッチ動作が開始される。 すなわちMOSトランジスタ31がオン状態とな り、信号線10上の"H"レベルの信号がMOS トランジスク31、32を介して容量33へ伝達 され、容量33が充電される。一方、MOSトラ ンジスタ35は容量33の充電電位によりオン状 想となり、電紙電位V。。の電位をMOSトラン ジスタ31,32の接続点へ伝達する。これによ

特開昭62-265812 (5)

り容量33は充電され続けるとともに、MOSトランジスタ31、32の接続点電位は電源電位V
00 レベルになる。次に信号線10上の電位が
"H"レベルからフローティング状態となっても、
容量33の充電電位によりMOSトランジスタ31
を分して信号線10は"H"レベルに充った。
ける。次にラッチ動作が終了し、リセットには付限
いが"H"レベルになると、容量33の充電電位
はMOSトランジスタ34を介して放電され、接
地電位レベルとなり、応じてMOSトランジスタ
35がオフ状態となる。一方、MOSトランジスタ
36を介して放電され、"L"レベルとなる。

リセット信号RSが "H" レベルになる前にラッチ信号DLがたとえば "L" レベルになっても、このときMOSトランジスタ34,36はオフ状態であるので、MOSトランジスタ31,32の接続点電位は "H" レベルに保持され続ける。すなわち、上述のラッチ回路においては、 "H" レ

回路袋置等の鉄細な回路に組み込むことができ、 かつ直流電流が流れることもないので消費電力を 低減することが可能となるラッチ回路を実現する ことができる。

4. 図面の簡単な説明

第1図はこの発明の一実施例であるラッチ回路 の構成を示す図である。

第2図は従来のラッチ回路の構成の一例を示す 図である。

第3 図は従来のラッチ回路の構成の他の回路構成を示す図である。

図において、31.32.34.35,36は エンハンスメント型ロチャネルMOSトランジス タ、33は容益、10は信母線である。


なお、図中、同一符号は同一または相当部分を示す。

代理人 大岩增雄

ベルの信号電位が与えられた信号線の"H"のデータが容量にラッチされる。したがって、信号線10が複数本設けられており、各々の信号線に対してラッチ回路を設けた場合、"H"の信号が与えられて選択された信号線の"H"を容量にラッチすることができ、非選択信号線との識別を行なうことができる。このとき、信号線10が"H"の定域状態から"L"の非選択状態となった場でラッチ信号DLが"H"となっても、容量33の充地単位は、MOSトランジスタ32がオフロの充地単位は、MOSトランジスタ32がオフローティンが状態となると一度選択された信号線形位は"H"となる。

[発明の効果]

以上のように、この発明によれば、信号線上の "日"レベルのデータをラッチするためのラッチ 四路をエンハンスメント型MOSトランジスクと データをラッチするための容量とのみを用いて構成したので、回路素子点数が低減され、回路の占 育面積を低減することができ、容易に半導体集積



特開昭62-265812 (6)

